Origin: Chile
(Import costs included in the price)
It will be shipped from our warehouse between Monday, May 20 and Monday, June 03.
You will receive it anywhere in United States between 1 and 3 business days after shipment.
Vhdl. Lenguaje Para Sintesis y Modelado de Circuitos
Boluda Jose A.,Pardo Fernando
Synopsis "Vhdl. Lenguaje Para Sintesis y Modelado de Circuitos"
El objetivo de este libro no es únicamente el de presentar el lenguaje y su sintaxis sino también el de introducir la metodología de trabajo inherente al lenguaje ya que se trata del flujo de diseño actual de circuitos digitales. Además se centra en las dos grandes áreas de aplicación del VHDL la simulación y la síntesis automática de circuitos.La estructura y contenido de esta obra están basados en varios años de experiencia en la enseñanza del VHDL y diseño digital por lo que el principal objetivo perseguido por los autores es su carácter didáctico y pedagógico sin olvidar que también va dirigido a los ingenieros que actualmente empiezan a incorporar estas técnicas de diseño a su entorno laboral.En esta tercera edición se han añadido nuevos elementos del lenguaje y ejemplos para dar cobertura a los importantes cambios y mejoras introducidos en el estándar de VHDL 2008. También se han incorporado los últimos avances en dispositivos de lógica programable pues sigue siendo un área de fuerte evolución y cambio.
